전자계산기 구조 논리회로 해설해답 -2

전자계산기 구조 논리회로 해설해답

순차 논리 회로의 구성은?

순차논리회로는 조합회로와 기억소자로 구성됩니다. 조합논리회로에는 가산기 등이 있고 기억소자의 예로는 플립플롭이 있습니다. 또 여기서 플립플롭은 한개당 1비트를 저장할 수 있습니다.

JK플립플롭으로 구현하는 D플립플롭
JK플립플롭의 입력선을 하나로묶고 K로 가는 입력선에 인버터를 추가하게되면, 입력 1입력시 J=1,K=0 이됩니다. 혹은 입력 0입력시 J=0,K=1이 되므로 이 두가지 상태를 가지고만 결과가 나오게되며 즉 D플립플롭의 역할을 하게됩니다. 이와 동일하게 RS플립플롭과 인버터 하나만있으면 구현할 수 있습니다.

전가산기
전가산기는 로 회로에서 나타나며, 출력식은 입니다. 여기서 는 XOR를 나타내며 두개의 피연산자가 같을경우 0, 다를경우 1을 반환합니다.

결선게이트(Wired Gate)란
結(맺다)게이트며, 여러 출력단자를 직접연결. 회로비용을 절감하며, 많은 논리연산기능을 부여할 수 있다. 
cfText.txt

디코더(Decorder)로 전가산기 회로 설계하기
전가산기는 A,B그리고 올림까지 저해주는 회로로 3x8디코더에서 Sum과 Carry가 각각 1을 나타내는 4개, 4개를 OR(Sum), OR(Carray)게이트에 각각 입력하면 되므로, 3x8디코더 하나와. 4개를 입력할 수있는 OR게이트 2개가 필요하다.

NAND로 XOR 구현하기
XOR은 NOT,OR,AND로 구성되어있는데 NOT*NOT 은 원래값을 출력하는 것을 이용하여 무효화 시켜주면 OR게이트를 NAND게이트로 AND게이트를 NAND게이트로 바꿔줄 수 있다. 그리고 NOT게이트는 그냥 1개입력 NAND게이트로 바꿔주면 총 5개의 NAND게이트로 XOR구현이 가능하다.

RS플립플롭으로 JK플립플롭 구현하기
RS플립플롭의 입력선인 R과 S에 AND게이트 2개를 추가하면 JK플립플롭으로 사용이 가능하다.